This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat (c) 2003 EPO. All rts. reserv.

12575956

Basic Patent (No, Kind, Date): JP 7202210 A2 19950804 <No. of Patents: 002>

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF (English)

Patent Assignee: SHARP KK

Author (Inventor): TANIGUCHI KOJI IPC: #H01L-029/786; H01L-021/336

CA Abstract No: \$123(22)304524K; 123(22)304524K Derwent WPI Acc No: \$C 95-313493; C 95-313493

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7202210 A2 19950804 JP 93335344 A 19931228 (BASIC)

JP 3086579 B2 20000911 JP 93335344 A 19931228

Priority Data (No,Kind,Date):

JP 93335344 A 19931228

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04909610 **Image available**

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.: 07-202210 [JP 7202210 A]

PUBLISHED: August 04, 1995 (19950804)

INVENTOR(s): TANIGUCHI KOJI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 05-335344 [JP 93335344]

FILED: December 28, 1993 (19931228)

INTL CLASS: [6] H01L-029/786; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: RO11 (LIQUID CRYSTALS); RO44 (CHEMISTRY -- Photosensitive

Resins); RO97 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS): R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

ABSTRACT

PURPOSE: To improve the covering of a base layer with source bus lines and an insulating layer formed above the gate by forming 2-layer structure with different width of gate electrodes and the width of an upper layer is smaller than the width of a lower layer.

CONSTITUTION: An amorphous silicon is formed on a glass substrate 1 by a LPCVD method with silane or disilane as a silicon source and a polycrystalline silicon film 2 is obtained with SPC at 600 deg.C. After the polycrystalline silicon film 2 is patterned, an oxide silicon is formed as a gate insulating 3 with a suputtering method, PCVD method or APCVD method. Two layers of titan or titan nitrate as a first layer 4-1 and an aluminum or an aluminum alloy film as a second layer 4-2 that the gate electrodes are formed with a DC supttering method to the thickness of 1000 angstroms -20000 angstroms as the total of the first layer and the second layer.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-202210

(43)公開日 平成7年(1995)8月4日


(51) Int.CL.6 H 0 1 L 29/78 21/33		庁内整理番号 9056-4M	FI			技術表示箇所		
21,00			H01L	29/ 78	3 1 1	P		
		9056-4M			3 1 1	S		
		9056-4M			3 1 1			
			審査請求	未請求	請求項の数3	OL	(全 5	頁)
(21)出願番号	特顧平5-335344		(71)出願人	0000050	49	,		
				シャーフ	プ株式会社			
(22)出願日	平成5年(1993)12	平成5年(1993)12月28日		大阪府ス	大阪市阿倍野区	是池町2	2番22号	
			(72)発明者	谷口者	告司			
					大阪市阿倍野区县 朱式会社内	是池町2	2番22号	・シ
			(74)代理人	弁理士	梅田勝			

(54) 【発明の名称】 薄膜トランジスタ及び薄膜トランジスタの製造方法

(57)【要約】

【構成】 ゲート電極を互いに幅の異なる2層構造とし、上層の幅を下層の幅より小さくする。上記2層構造のゲート電極を形成した後、該電極をマスクとしてソースまたはドレインとなる領域へイオン注入する。 好ましくは、ゲート電極を一旦パターニングした後、一方の層の一部を陽極酸化して陽極酸化膜を形成し、該陽極酸化膜のみ除去する事により2層の幅を変える

【効果】 被優性等が向上するので信頼性の高いトランジスタが得られ、かつ、簡単にLDD構造が得られるので安価なトランジスタを提供できる。イオン注入工程が減り、コストを下げることができる。さらに、陽極酸化を用いれば、精度良くLDD構造ができる。さらには、低いイオン注入量である領域すなわちLightly Dopedの領域の直上にゲート電極がある構造すなわちゲートオパーラップ構造ともなり、信頼性の高いトランジスタが再現性よくしかも容易に実現できる。



1

【特許請求の範囲】

【請求項1】ゲート電極が互いに幅の異なる2層構造となり、上層の幅が下層の幅より小さくなっていることを特徴とするLDD構造の薄膜トランジスタ。

【簡求項2】互いに幅の異なる2層構造を有し、上層の幅が下層の幅より小さいゲート電極を形成し、この後、 該ゲート電極をマスクとしてソースまたはドレインとなる領域へイオンを注入する事を特徴とするLDD構造の 薄膜トランジスタの製造方法。

【請求項3】2層構造のゲート電極を形成し、次いで、 該電極のうちの上層のみを陽極酸化し、この後該陽極酸 化膜のみ除去する事を特徴とする請求項2記載の薄膜ト ランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタ及びその製造方法に関するものである。

[0002]

【従来技術】薄膜トランジスタは非晶質シリコンあるいは多結晶シリコンをチャンネル層とするものが一般的で 20 ある。特に低温プロセス (一般に600℃以下) のみで製作される多結晶 横膜トランジスタは、低価格化、大面積化と同時に、電子あるいは正孔が大きな電界移動度をもつため、液晶表示素子に用いた場合、画素用トランジスタだけでなくドライバの一体化が達成できる特徴があり、各所で開発されている。しかし、多結晶 薄膜トランジスタはオフ電流 (リーク電流) が大きくなり易く、画案用トランジスタとして安易に使用できない状況である。

【0003】ところで、オフ電流を抑え、高い信頼性を 30 得るための技術の1つにLDD(LightlyDoped Drain)構造がよく知られている。この構造は、例えば、図3に示すように、基板1上に多結晶S1層2を形成し、さらに絶縁層3を形成し、ゲート電極4を形成し(図3 (1))、この状態で例えばn となるようイオン注入し、次いで、酸化シリコンのサイドウォール用絶縁膜7を形成し(図3 (2))、さらに、該絶縁膜7を異方性エッチバックしてサイドウォール7-1を形成し、この後にソース、ドレインとなるn 領域形成のためイオン注入を行うことによって作製される。 40

[0004]

【発明が解決しようとする課題】しかしながら、この方法では、セルフアラインでオフセットが形成できる特徴はあるが、サイドウオール用絶録膜7の異方性エッチパックの工程において、ゲート絶録膜だけを精度良く残すことが困難である。特に、ゲート絶録膜とサイドウォール用絶録膜は通常酸化シリコンが用いられるため、ドライエッチングでは例え膜質を変えてもエッチングレートはほとんど同じであり、極めて困難である。このため、例えば、人面積の液晶表示装置に適用するのは実用的で50

2 ない。また、イオン注入工程が2度必要となりコストの

上昇となる。

本発明は上記問題点を解決することのできる薄膜トランジスタ及びその製造方法を提供することを目的とする。 【0005】

【課題を解決するための手段】本発明のLDD構造薄膜トランジスタは、ゲート電極が互いに幅の異なる2層構造となり、上層の幅が下層の幅より小さいことを特徴とする。

10 また、本発明の製造方法は、上配2層構造のゲート電極を形成した後、眩電極をマスクとしてソースまたはドレインとなる領域へイオン注入することを特徴とする。

上記2層構造のゲート電極は、フォトエッチング技術を 用い、一方の層に過剰なエッチングを行うことによりこ の層の寸法をフォトレジストの寸法より小さくする事に より作製するのが良い。

また、ゲート電極を一旦パターニングした後、一方の層の一部を陽極酸化して陽極酸化膜を形成し、眩陽極酸化膜のみ除去する事により2層の幅を変えるのが良い。この場合、中性電解液中で行うのが特に好ましい。

[0006]

【作用】本発明の母膜トランジスタによれば、ゲート電極をマスクとしてイオン注入を行うことにより、ゲート電極の厚さが異なることによる場所によるイオンの侵入深さの違いを利用して一回の注入でLDD構造の形成が可能となる。さらに、同じ厚さが一層で形成されているのに比べ、幅の異なる2層で形成されているのでゲート電極のエッジが急峻でなくなり、ゲート電極上に形成する層間絶縁膜、ソースパスラインの下地に対する被覆性等が向上し、ソースパスラインすなわち配線の断線が防止される。さらにゲートオーパーラップ構造をLDD構造形成と同時作製することも可能である。

【0007】本発明の製造方法によれば、上記2層構造の電極がマスクとなるので、イオン注入時の加速電圧、イオン注入量を適宜選択すれば、イオン注入時には、ゲート電極のない領域はn・(あるいはp・)、ゲート電極が1層のみの領域はn-(あるいはp-)、ゲート電極が2層ともある領域はイントゥリシック(イオン注入されていない状態)の領域が同時に形成される。すなわち一度のイオン注入40で3種類の注入量がセルフアライン(位置合わせを伴うフォト工程無しの工程)で出来る。

また、過剰なエッチングを行う方法は、2層のエッチングレイトを変える事いわゆる選択比を変えることは既知の技術で容易に出来、オパーエッチングしない層をレジストの寸法通り残すことができ、比較的容易に製造できる。

また、陽極酸化による方法は、制御性が良い。特に、中性電解液を用いた陽極酸化方法を用いれば、印加電圧(あるいは電流密度)と酸化時間を制御すれば、再現性、制御性よく、人きさが変化する。

3

[0008]

【実施例】

実施例1

以下、図1を参照にしながら第1の実施例を説明する。 まず、ガラス基板1上にシラン、あるいはジシランをシ リコンソースとしたLPCVD(Low Pressure Chemical Vapo ur Deposition)法により非晶質シリコンを500-2000人の ぞましくは1000人の厚さに形成し、600℃中でSP C(Solid Phase Crystalization) することにより、多結 晶シリコン膜 2 を得る。次いで、フォトリソ、エッチン 10 グ工程により、所定のパターンに多結晶シリコン膜2を 加工した後、ゲート絶縁膜3として酸化シリコンをスパ ッタ法、PCVD(Plasma assisted Chemical Vapour Depos ition)法あるいはAPCVD(Atmosphric Pressure Chemical Vapour Deposition)法により形成する。さらに、ゲー ト電極4となる第1層4-1としてチタンあるいは窒化 チタン、第2層4-2としてアルミニウム、アルミニウム - 合金(たとえばアルミニウムにシリコン、銅、スカンジウ ム、タンタル、チタン、ハフニウムの1種類あるいは2種類 以上を添加した合金)膜の2層をDCスパッタ法により、 第1層と第2層の合計膜厚として1000人-20000人の厚さに 形成する。このように、2層構造は異なる材料で形成す るのが後のエッチングにとって好ましい。次いで、ポジ フォトレジストを1000人-100000人望ましくは10000人の 厚さに、スピン法あるいはロールコータ法により塗布、プ リペークし、所定のフォトマスクにより露光、現像、ポス トペークを行い、ウエットあるいはドライエッチングに よりパターン5を形成する。この後、塩素を含むガスを 用いたRIE(Reactive Ion Etching)により、異方性の高 いエッチングでパターン5通りの加工を行う。(図1 (a))

このエッチングの後、第2層4-2のみをサイドエッチングによりフォトレジストに対し後退させる。これはアルミニウム膜を用いる場合には、リン酸によりウエットエッチングする。このサイドエッチングによる寸法制御はエッチングレイトとエッチング時間だけに拠る。(図1(b))

この後、フォトレジストを剥離し、燐をイオン注入する。一度のイオン注入により、ゲート電極4のない領域はn・、ゲート電極4-1の1層のみある領域はn・、ゲート 40電極4-2の直下の領域はドーピングされない所となる。n・部には1015cm-2、n・部には1013cm-2オーダーの注入を行うのが好ましい。n+となる領域はゲート絶縁膜3のみが、n-となる領域はゲート絶縁膜3とゲート電極4-1の1層が、チャンネルとなる領域はゲート電極(第2層4-2)がイオン注入マスクとなる。イオン注入の加速電圧、第1層のゲート電極の厚さおよびゲート絶録膜の厚さは適時選択する必要があり、例えば90kVの注入エネルギーの場合第1層のゲート電極の厚さを200ないし2000人、ゲート絶縁膜は1000人とする。チャンネル層となるゲー50

ト電極の直下にイオンが注入されないように2層構造が残っているゲート電極の厚さは例えば3000ないし10000 Aとする。なお、イオン注入前にゲート電極がない領域のゲート絶縁膜を一部、あるいはすべて除去すれば、n+となる領域はほとんど半導体がむきだし、n-となる領域はゲート絶縁膜とゲート電極の1層が、チャンネルとなる領域はゲート絶縁膜とゲート電極(2層)がイオン注入マスクとなる。したがってイオン注入の加速電圧をたとえば、10kVのように下げることができる。(図1 (c))

この後、層間絶縁膜8形成、コンタクトホール形成、ソースあるいはドレインとの配線9を形成する。(図1(d))本薄膜トランジスタでは、ゲート電極のエッジは第1層の下層膜がテラス状になっているため急峻でなく、層間絶縁膜8、さらにはこの上にソースまたはドレイン配線膜が形成された場合もゲート電極に対する被覆性が改善され、配線の断線等の不良防止となる。 実施例2

以下図2を参照しながら第2の実施例を説明する。ガラ ス基板1上に多結晶シリコン膜2を形成し、ゲート絶縁 膜3を形成しするのは実施例1と同じである。ゲート電 20 極4となる第1層4-1として空化チタン、第2層4-2 としてアルミニウムまたはアルミニウム合金(たとえば アルミニウムにシリコン、銅、スカンジウム、タンタル、チ タン、ハフニウムの1種類あるいは2種類以上を添加した 合金)を用い、それぞれDCスパッタ法により1000Å-20 000人の厚さに形成する。ポジフォトレジストを1000人-100000人窒ましくは10000人の厚さに、スピン法あるいは ロールコータ法により塗布、プリペークし、所定のフォト マスクにより露光、現像、ポストベークを行い、ウエット あるいはドライエッチングによりパターン5を形成す る。次いで、パターン5通りにゲート電極4の加工を行 う。(図2 (a))

次に第2層4-2のみを陽極酸化法により一部分酸化させる。アルミニウムの場合、この方法は酒石酸アンモニウムの電解液に基板と対向電極を浸し、基板上のゲート電極と対抗電極の間に電圧を印加することにより行い、電圧に依存した陽極酸化膜6が再現性よく形成出来る。別の方法としては、硫酸もしくはシュウ酸を電解液としてもちいる。電極間に3ないし20Vの電圧を加え、電圧印加時間により酸化膜厚を制御する。ここでは第1層の窒化チタンは陽極酸化されない。すなわちゲート電極の第1層と第2層は陽極酸化されない腹と陽極酸化される膜の組み合わである必要がある。(図2(b))このように陽極酸化工程を経た後、陽極酸化膜6のみ除去する。尚、陽極酸化膜6はあらかじめ1000ないし20000人形成しておくがすべて除去する必要はない。例えば10

この後、イオン注入技術により、例えば燐をドーピングする。ゲート電極のない領域はn+,第1層のゲート電極のみある領域はn-、ゲート電極(第1層第2層ともにある領域)の

0A程度残っていても問題はない。(図2 (c))

5

直下の領域はドーピングされない所となる。ただし、n-とするためのイオン注入マスクとなる1層のゲート電極の厚さおよびゲート絶縁膜の厚さは適時選択する必要がある。例えば90kVの注入エネルギーの場合1層のゲート電極の厚さを200ないし2000人、ゲート絶縁膜は1000人とする。チャンネル層となるゲート電極の直下にイオンが注入されないように2層構造が残っているゲート電極の厚さは例えば3000ないし10000人とする。この工程は実施例1と同じであり、この後の案子化工程も実施例1と同じである。

【0009】ところで、上記ゲート電極材料として、配線抵抗を下げることの可能な(ゲートバスラインを含む) 電気比抵抗の低いアルミニウムあるいはアルミニウム合金を含むメタル層を用いる事は有用である。しかし、上配イオン注入後は、一般に例えば600℃での熱処理工程からなる活性化が必要である。イオン注入によりドーピングしても一般には不純物は活性化しない。すなわち低抵抗化しない。そのため例えば600℃での熱処理を行う。この際、耐熱性の良いポリシリコンなどをゲート電極としている場合は全く問題とならないが、上記アルミニウム等を用いた場合、高温での熱処理では熔融してしまう。一方、熔融しない温度での熱処理では活性化が十分山来ない。そこで、以下に述べるイオン注入方法では活性化工程が不要でありアルミニウム等を用いた場合好ましい。

【0010】これはフォスフィン(PLD)、ジボラン(B2LD)などのガス放電により生成した燐あるいはボロンを含むイオンを所定の電圧で加速し基板に注入する方法であり、同時に水素を注入する(特許出願番号平成4-307350に配載されている。)。

この方法は、質量分離を行わないため、人面積に均一に 注入できる利点がり、注入後の活性化を必要としない。 尚、2層構造のゲート電極に限って説明したが3層以上の 構造も同様な思想、手法の基に行えば本発明と同じであ る。また多結晶シリコンを半導体とした実施例を示した が、単結晶シリコン、カドニウムセレナイド、シリコンゲ ルマニウム合金など単結晶、多結晶、非晶質と構造、ある いは材料を問わない。

6

[0011]

【発明の効果】本発明の薄膜トランジスタによれば、被 程性等が向上するので信頼性の高いトランジスタが得ら れ、かつ、簡単にLDD構造が得られるので安価なトラ ンジスタを提供できる。また、本発明の製造方法によれ ば、イオン注入工程が減り、コストを下げることができ る。さらに、陽極酸化を用いれば、精度良くLDD構造 ができる。さらには、低いイオン注入量である領域すな わちLightly Dopedの領域の直上にゲート電極がある構 造すなわちゲートオパーラップ構造ともなり、信頼性の 高いトランジスタが再現性よくしかも容易に実現でき る。

【図面の簡単な説明】

- 20 【図1】本発明実施例1の製造工程を示す図である。
 - 【図2】本発明実施例2の製造工程を示す図である。
 - 【図3】従来技術による #膜トランジスタの製造工程を示す図である。

【符号の説明】

- 3 ゲート絶縁膜
- 4 ゲート電板
- 4-1 第1層
- 4-2 第2層
- 6 陽極酸化膜
- 30 8 層間絶縁膜
 - 9 配線

